
LATCH 8282 (C)
A16
A17
A18
A19
BHE
GND
ALE
D0
D1
D2
D3
D4
D5
D6
D7
OE
LE
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
BHEL
74LS373
Net=AD0
LATCH 8282 (B)
AD8
AD9
AD10
AD11
AD12
AD13
AD14
AD15
A8
A9
A10
A11
A12
A13
A14
A15
74LS373
LATCH 8282 (A)
AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7
A0
A1
A2
A3
A4
A5
A6
A7
74LS373
PPIHB
D8
D9
D10
D11
D12
D13
D14
D15
IORD
IOWR
A1
A2
GND
PPIHB
RD
WR
A0
A1
RESET
CS
PA0
PA1
PA2
PA3
PA4
PA5
PA6
PA7
PB0
PB1
PB2
PB3
PB4
PB5
PB6
PB7
PC0
PC1
PC2
PC3
PC4
PC5
PC6
PC7
8255A
Schematic Animation
CPU
RESET
READY
INTA/QS1
INTR
HOLD/GT1
HLDA/GT0
TEST
NMI
MN/MX
CLK
AD[0..15]
A[16..19]
ALE/QS0
BHE
DT/R/S1
DEN/S2
RD
WR/LOCK
M/IO/S0
ALE
BHE
DT/R
DEN
RD
WR
M/IO
GND
8086
TRANSCEIVER HB 8286
AD8
AD9
AD10
AD11
AD12
AD13
AD14
AD15
DEN
DT/R
A0
A1
A2
A3
A4
A5
A6
A7
CE
AB/BA
B0
B1
B2
B3
B4
B5
B6
B7
D8
D9
D10
D11
D12
D13
D14
D15
74LS245
TRANSCEIVER LB 8286
AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7
DEN
DT/R
D0
D1
D2
D3
D4
D5
D6
D7
74LS245
CONTROL 8288
WR
RD
M/IO
GND
A
B
C
E1
E2
E3
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
IORD
IOWR
MRD
MWR
74LS138
ADDR DECODER
A5
A6
A7
A4
A3
74LS138
HB_SEC
BHEL
Y4
OR
PPIHB
LB_SEC
A0
Y4
OR
PPILB
PPILB
D0
D1
D2
D3
D4
D5
D6
D7
IORD
IOWR
A1
A2
GND
PPILB
RD
WR
A0
A1
RESET
CS
PA0
PA1
PA2
PA3
PA4
PA5
PA6
PA7
PB0
PB1
PB2
PB3
PB4
PB5
PB6
PB7
PC0
PC1
PC2
PC3
PC4
PC5
PC6
PC7
8255A
Schematic Animation